EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

60030171

PUBLICATION DATE

: 15-02-85

APPLICATION DATE

: 28-07-83

APPLICATION NUMBER

: 58138477

81

38477

APPLICANT:

TOSHIBA CORP;

INVENTOR:

KAGEYAMA SEIICHI;


INT.CL.

H01L 27/10 H01L 27/00

TITLE

HYBRID INTEGRATED CIRCUIT

DEVICE



·ABSTRACT :

PURPOSE: To enable to use a package formed in a small type, to meet standarized requirements, and to be used for an ultraviolet rays erasable programmable read-only memory (UV-EPROM) by a method wherein the ultraviolet rays transmitting window of the package of the UV-EPROM is enabled to be covered with a printed substrate equipped with other integrated circuit elements.

CONSTITUTION: A UV-EPROM is mounted on a leadless chip carrier 14 together with a decoder, an inverter and a gate circuit, the carrier is equipped on a printed substrate 13, a CMOS static RAM is mounted on a flat package 16, the package is equipped on a printed substrate 15, and the substrate 13 and the substrate 15 are connected electrically to a flexible printed-substrate 17. Data are written to the memory elements of the UV-EPROM, the substrate 15 is folded back on the substrate 13, and the ultraviolet rays transmitting window of the package of the UV-EPROM is covered with the flat package 16 to shield ultraviolet rays. The pin function and pin width of lead terminals 18 are made to size specified by the JEDEC to enable to use an IC and a PROM writer for a wide use.

COPYRIGHT: (C)1985,JPO&Japio

THIS PAGE BLANK (USPTO)

⑩ 日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭60-30171

@Int.Cl.1

識別記号

庁内整理番号

郵公開 昭和60年(1985)2月15日

審査請求 未請求

発明の数 1 (全6頁)

60発明の名称

砂代 理 人

混成集積回路装置

②特 願 昭58-138477

願 昭58(1983)7月28日

砂発 明 者 株式会社東芝 の出 願 人 弁理士 須山 佐一

東京都府中市東芝町1 東京芝浦電気株式会社府中工場内

川崎市幸区堀川町72番地

1、発明の名称

混成果積回路装置

2. 特許請求の範囲

(1) パッケージに紫外線透過窓を備えた紫外線 消去型リード・オンリー・メモリに 他 の 集 積 回路 素子を電気的に接続し一体化してなる 提成 集積回 路装置において、前記紫外線消去型リード・オン リー・メモリと他の集積回路系子とをそれぞれ別 のプリント基板上に装着し、前記紫外線消去型リ ード・オンリー・メモリを装 殺した プリント 駐 板 と他の集積回路素子を装着したプリント基板とを フレキシブルブリント基板で電気的に接続し、前 記他の集職回路紫子を装着したプリント基板で前 記紫外線消去型リード・オンリー・メモリのバッ ケージの前記繋外線透過器を覆い得るようにして なることを特徴とする混成集積回路装置。

3. 発明の詳和な説明

[発期の技術分野]

木発明は、紫外松梢去型リード・オンリー・メ モリ(以下UV-EPROMと略記する)に他の 集積回路素子を電気的に接続し一体化して構成さ れる提成集権回路装置に関する。

[発明の技術的背景]

UV-EPROMは、外部から集積回路チップ に紫外線を照射することによりメモリセルに記位 されている情報を消去することができ、再び新た な情報を記憶させることができるように構成され

第1図は、このようなUV - EPROM<u>1</u>を示 すもので、このUV-EPROM<u>1</u>では銀格回路 チップ2を収容したバッケージ3の上面には紫外 線透過窓4が設けられて、この透過窓4を介して、 パッケージ3内部の集積回路チップ2に紫外線5 を照射し得るようになってる。紫外線透過窓4は 石灰ガラスやサファイア板、または透明アルミナ 等から作られており、常明はこの紫外線透過窓 4 に紫外線遮光シール(図示せず)が貼着されてメ モリセルに記憶された情報を保護するようにされ ている。そしてこの情報の潤去は、紫外線遮光シ ールを剥がして 繋外 線透過器 4から強い 紫外線を

-319-

特問昭60- 30171 (4)

AM6~8はフラットパッケージ16に実装され、 ノリント基板15に装着される。そしてこのブリ ント暴板13とブリント基板15はフレキシブル プリント基板17により電気的に接続される。な お符号18はブリント基板13と外部回路との接 続を目的とするリード端子であり、リード端子1 8のピン機能およびピンの幅はJEDECで指定 された寸法として汎用の1CソケットやPROM ライクの使用を可能とする。

第2回のようにして各リードレスチップキャリア14 およびフラットバックージ16を基版13、15 に鞍着した状態でUV~ EPROM9のメモリ系子にデークの需さ込みを行なった後に第4回に示すように、基板15を基板13上に折塞して、リードレスチップキャリア14中に實験を過光を行なっ。この際、フラットバッケージ16とリードレスチップキャリア14とは接着剤で貼るする。

このようにしてフラットバックージ16とリー

第5 図は本発明になる記成集積回路装置の他の実施例を示す側面図である。本実施例においては、 UV = FPROMを実践するパッケージとして、 リードレスチップキャリアを用いずにJEDEC で規定された仕様のDIP19を用いた場合であ

このように U V - E P R O M を J E D E C 仕様の D I P 1 9 に実装し、この D I P 1 9 を I C ソケット 2 1 に 装着する。この I C ソケット 2 1 はフレキシアルプリント 基板 2 2 によりプリント 基

このようにしてUV-EPROMをDIP19 上に装着すればUV-EPROMの電込み消去が 市販のPROMライタや消去器2により行なうことが可能となる。

そしてこの第5図の状態で U V - E P R O M のメモリ 紫子に テータを 2 込ん だ後に は、 第 4 図と間様に フレキシアルブリント 想 板 2 2 を折り曲げて ブリント 基 板 2 0 を I C V ケット 2 1 上に 報い 被せ、 フラットバッケージ 2 4 と D J P 1 9 の 数 曲を接着剤により N 省 して U V - E P R O M の 紫 外線透過窓を封止する。

なお第2図の朗路例の他に、 例えば第5 図に示したフラットパッケージ 2 4 中に C M O S スタティックR A M および I / O コントローラを有する

V - E P R O M にそのマイクロコンピュータのオペレーティングシステム O S を配値させると、ピギーバック型マイクロコンピュータと同様の機能を構成し得る。

[発明の効果].

さらに 紫外 線 選 光 用 のシール を 別 に 用 忌 す る 必 要 も な く な り 、 回 路 の デ パ ッ ギ ン グ 様 作 を 行 な う 傷 合 に は 、 回 路 を 平 面 状 に 広 げ て 行 な い 、 デ バ ッ

4. 図面の簡単な説明

第1 図は従来の飛成集構 回路 装置 を示す組 視倒、第2 図は本発明による 混成集積 回路 装置 へ実装される 回路 例を示す ブロック 倒、第3 図 および第4 図 は 本発明になる 混成 無積 回路 装置の - 実施 例を示す 傾面図、第5 図 は 本発明になる 混成集積回路 装置の他の実施例を示す 側面図である。

1,9 U V - E P R O M

2 … … … 集積回路チップ

3 …………バッケージ

4 … … … 紫外線透過器

6~8 ··· ··· C·M O S スタティックRAM

特開昭60-30171 (5)

13、15、20…プリント型板

14………リードレスチップキャリア

1 6 … … … フ ラット バッケージ

1 7 … … … つ レ キ シ ブ ル ブ リ ン ト 群 板


18.21…リード蝦子


19 ··· ··· D 1 P

21…………ICソケット

代理人弁理士 須

第 1 図





-323-

BEST AVAILABLE COPY

海陽県60-30171(6)

